| やっぱりＫ８ＬはＫ６－ＩＩＩ？ |
|
|
AMD64 Architecture Programmer's Manual Volume 1の
１２１ページにある図を見る限り３次キャッシュはＣＰＵの外側にある
もしこの方法で接続されるのならばＫ６－ＩＩＩと同じ機能を搭載する事になる
Ｋ６－ＩＩＩの時はＦＳＢ＝３次キャッシュの速度＝メモリの速度だったので
あまり高速ではなかったがＫ８系の場合
ＨＴの転送速度＝３次キャッシュの速度≧メモリ２枚の速度なので
少しは高速になるのではないかと思われる
例えば現行のＣＰＵ－メモリ間は１．４ＧＨｚだが
実際にはＤＤＲ４００×２の８００ＭＨｚである
だが３次キャッシュは１．４ＧＨｚで駆動すると思われるので
確実にＣＰＵクロック＞３次キャッシュ＞メモリ速度×２が成り立つ
この事から言える事は外付けにする事に対して
ＣＰＵのダイサイズを巨大化させる必要が無く消費電力も押さえられ
３次キャッシュの量を容易に増やす事ができるし
ＣＰＵ－３次キャッシュをシリアル接続にすれば高速化も可能である
もしかして『今後メモリコントローラを外付けにするかもしれない』という発言は
３次キャッシュにメモリコントローラを載せ
ＣＰＵは３次キャッシュを介してメモリにアクセスする
そういう事なのではないだろうか？
（でもこの場合３次キャッシュ量は変更できないしＫ１０の話での話だろう）
しかしこの文書を読んでみるとどうも単なる説明の様な気がしてならない
でも現行のアークテキチャに３次キャッシュの説明が必要だとは思えないし
３次キャッシュを明確に外部キャッシュと言っている点も気に掛かる
（サーバー用の場合、３次キャッシュは大抵内部に組み込まれている）
それにラムバスとＡＭＤが特許ライセンス契約を締結した事も気になる
仮にラムバスのＸＤＲを３次キャッシュにすれば
３．２ＧＨｚの速度でも対応可能だし
ＸＤＩＭＭを使えば大容量のキャッシュにする事も可能
しかもデータバス幅は１６ｂｉｔなのである
個人的にはＡｔｈｌｏｎ６４ＦＸがこの機能を搭載すれば
かなり面白いと思うのだがＳｏｃｋｅｔＭ２じゃ無理か？
・・・いや、無理じゃない
９４０ピンならピンは余っているはずだから
外部キャッシュとして接続する事は可能だろう
マザーボードに関しては３次キャッシュのＸＤＩＭＭスロットと
Ａｈｌｏｎ６４ＦＸと認識された場合にＢＩＯＳで３次キャッシュを
利用可能にするかどうかを決めれば良いだけだし
そうなればＩｎｔｅｌのＸＥ相手にかなり面白い勝負をすると思うんだけどな・・・
| |
|
3月9日（木）02:48 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| この記事へのコメント投稿はできない設定になっています |
フォトログ表示
