何故8コアを作らないのか? その3 |
|
| 更に長くなったので分割
そして最近AMDは専用のコアとして 3次キャッシュ無しのPhenomを作っているらしい 3次キャッシュが無ければトランジスタ数は約3.5億 コスト的にはかなり有効な手段である が、しかし敢えて言おう。コストの問題じゃない 完全勝利の為の布石なのである
ShanghaiはMCM構成である そして3次キャッシュは6MB 問題は何故6MBなのかである 3次キャッシュには2次キャッシュのコピーが入っている これはメインメモリへのアクセスを減らす為なのは 誰もが知っている事 しかしMCM構成を取った場合に もう一方のコアに何が入っているか分からないと 困るというデメリットがある 従って6MBの内訳は 2MBは自分のコアの2次キャッシュの予備データ 2MBはもう一方のコアの2次キャッシュ予備データ あとの2MBはDDR3対応になった時の レイテンシの隠蔽の為だと思われる
そう考えると最も効率の良い方法は全てのコアで 3次キャッシュを統合すれば良い そこで登場するのが3次キャッシュ無しのPhenom 3次キャッシュ無しとは言っても実際の所 3次キャッシュへのバスは存在している可能性は高く スイッチでオフにしているだけだと推測できる
僕だったらこんな半導体を作る 12MB程度のキャッシュがあり ハイパートランスポートが8本(内部用、外部用4本ずつ) DDR3対応のメモリコントローラ2個で作られ 細長い長方形になっている一見変な半導体 名前は『プライム』とでも付けておこう これをCPUの中央に配置 そこに3次キャッシュ無しのPhenomを4個持ってきて 12MBのキャッシュ、ハイパートランスポート1本と接続する
これで普通に4個合体させると約28億になっていた16コア 謎の半導体が足されているが3次キャッシュが半減しているので 計算上では約20億程度に! しかも16コアで共用しているので効率は飛躍的にアップ! ・・・恐ろしい Nehalem12コア分で16コアCPU・・・恐ろしい
| |
|
3月20日(木)01:31 | トラックバック(0) | コメント(0) | パソコン関連:AMD | 管理
|
何故8コアを作らないのか? その2 |
|
| 長くなったので分割
次世代のItaniumであるTukwilaは 65nmで作られる予定であり コア数は4(HTT搭載で8スレッド) トランジスタ数20.5億 目標は2GHzで170Wとなっている ではShanghaiの16コアと言うと 計算通りに進めばトランジスタ数は約28億 1.9GHzでTDP130W つまり仮にTukwilaが45nmに移行して トランジスタ数を倍増させても 構造上MCM構成になるので周波数は向上しないし 周波数を向上させようとしても1.4倍にしかならず スレッド数を増やした所で物理コアの性能には勝てない そして何よりx86命令が扱えない 要するにItaniumを完全玉砕できるのである
それとは別に先日、IntelがNehalemなどの 次世代CPUの詳細をより詳しく公表した その中でNehalem系はキャッシュ量やコストを考えて 6コアがベストだと言っている 何故そうなのか? 答えは至って簡単 ハイパースレッティング(HT)を搭載しているからである 元々Pentium4でHTが搭載された理由は 高クロック化によりコア内部に空きが生じる為 その空きを埋める為に搭載された その事を念頭に置いた上で同じTDP枠で 8コア品と6コア品を作った場合 8コア品は6コア品より周波数を下げる必要がある しかもNehalem系はPentium4とは違い Core2系と同じ高IPCのCPU つまり同クロックのPentium4に比べて コア内部の空きは少ないはずである 周波数が低い上に空きが少ないならHTの意味はなく もしかしたら8コア+HT無駄と6コア+HT有効とでは 性能差で1.1~1.2倍程度しか無いのか もしかしたら逆転している可能性もある これならNehalemにもOpteronは 勝てる可能性がある
| |
|
3月20日(木)00:57 | トラックバック(0) | コメント(0) | パソコン関連:AMD | 管理
|
何故8コアを作らないのか? その1 |
|
| AMDのK10アーキテクチャ採用のOpteron Barcelonaである もうすぐエラッタ修正版であるB3が登場するらしい
その話はさておき次期ステッピング(Cステップ)は 45nmプロセスのShanghaiである このCPUで製造されるは8コアの製品は ネイティブマルチコアではなく 4コア×2のMCM構成を取ると言われている ではどうやってそれを実現するのか? それは至って簡単な話で 片方のコアのメモリコントローラを無効にし コア二つをCPU上で直接繋ぐのだろう 問題は 『同じK10であるBarcelonaでは出来ないのか?』 という事である 簡単に言えばOpteron2ウェイ版を 1個のCPU上で構成するだけなのだから ハッキリ言って出来る筈である むしろK8でも出来た筈である
では何故作らないのか? 答えはただ一つ。ダイサイズのコストである 理論上では現在発売されている Opteron2347HE(1.9GHz)は55W MCM構成の場合、TDPは単純に倍なので110W これでも現行のXeonのTDPより下であり 絶対性能で考えれば Xeon 3.4GHz×4と Opteron 1.9GHz×8なら Opteronが圧勝する しかしダイサイズは566平方mmと桁違いの化け物になる
AMDは現在フルスピードで45nmに移行しようとしている それはMCM構成の関係が一番強いと思われる 45nmに突入すればダイサイズは約半分になり実用に耐えうる しかも1.9GHzならTDPも低減している可能性もあり もしかしたら16コアなんて物も登場するかも知れない (4個合体してもTDPは単純に四倍だし) もし仮に45nmで16コアを作るとなれば Intelからすれば驚異である 何故ならAMDは16コア製品をIntel最大の収入源である Itaniumにぶつけるからである
| |
|
3月18日(火)20:06 | トラックバック(0) | コメント(0) | パソコン関連:AMD | 管理
|