| とりあえず |
|
|
コメントを下さっている方々、すみません
基本的に「言いっぱなしの自己満足」なので
返答が無いかもしれませんがそれはご了承下さい
あとコメントに関して書き込めるのはぶっとびブログユーザーのみです
７月３日追記
コメントの荒らしが酷い為一時停止
| |
|
12月31日（木）23:59 | トラックバック(44) | コメント(0) | 日記 | 管理
|
| Ｋ１０．５ではないのか？ その２ |
|
|
前回の続き
とは言っても３ヶ月経過している
ＡＭＤがＦＰＵユニットをエミュレート出来るかどうか
ここには多大な問題がある
しかしそれを解決する最も簡単な方法がある
その答えはＩｎｔｅｌが１９８９年に作ったｉ４８６ＤＸにある
ｉ４８６ＤＸはＡＬＵユニットとＦＰＵユニットを
別々に搭載している
つまり追い出されたＦＰＵユニットをＧＰＵに搭載するのである
考えられる事としてはＦｕｓｉｏｎをデスクトップ用の
全てのコアで搭載されてｘ８７やＳＳＥはＧＰＵ側で行う
こうする事によってＣＰＵ側は整数演算重視
ＧＰＵは浮動小数点重視となり
それぞれのコアを特化させる事によって
ＣＰＵは高クロック、ＧＰＵは高ＩＰＣを実現出来る
その証拠となるべき話がある
Ｋ１０．５と呼ばれるコアは
Ｌ２がコア毎で倍になっていると言われている
ここでミソなのは『Ｌ２がコア毎で倍』という点
つまり現状のＫ１０とは違う設計が成されている事になり
可能性として最も高いのは共用Ｌ２
これは有り得ない話ではない
何故なら現行ＲＡＤＥＯＮのＬ２はコアと直接繋がっていない
何処に繋がっているかというとメモリコントローラーなのである
ＲＶ７７０と呼ばれるＲＡＤＥＯＮ４８７０は
６４ｂｉｔのメモリコントローラーを４つ搭載し
各メモコンに２５６ＫＢずつ装備している
この方式を取ると物理的には２５６ＫＢ×４になっているのだが
コア側から見ると１ＭＢあるように見えるのである
Ｒｅｖ．ＣのＰｈｅｎｏｍ Ｘ４は
Ｌ２が５１２ＫＢ×４、Ｌ３が６ＭＢとなり
６５ｎｍの時より４ＭＢ増量される事になるが
もしＬ２を共用しているのであれば
Ｌ２が１ＭＢ×４、Ｌ３は非搭載なので
６５ｎｍの時よりコアの拡張分だけ大きくなっているだけで
約２億トランジスタ削減できる事になり
周波数も限界である１．４倍まで向上できる
これでＮｅｈａｌｅｍに対抗する事が出来るようになり
Ｉｎｔｅｌが長年越える事が出来ずに居た
４ＧＨｚを越える事だって可能になる
続く
| |
|
9月3日（水）22:00 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| Ｋ１０．５ではないのか？ |
|
|
Ｂｕｌｌｄｏｚｅｒからかどうかは分からないが
ＡＭＤの次世代ＣＰＵは現行のＫ１０とは
全く違うものになるらしい
ただ個人的な予想として大雑把に言えば
Ｋ１０からＦＰＵユニットを除外するだけで
大して変わらないと推測する
問題はＦＰＵユニットを除外すると
浮動小数点演算が出来なくなる事
これに関してはＡＭＤ６４に答えがある
本来ＡＭＤ６４はｘ８６命令を６４ｂｉｔ化すると同時に
ｘ８７ ＦＰＵ、ＭＭＸ、３ＤＮｏｗ！を使わず
何らかの形でエミュレートする事が目的
だからＡＭＤ６４の必須命令にＳＳＥ、ＳＳＥ２が含まれている
従ってアーキテクチャが変わるという事は
ＦＰＵユニットを何らかの形で
効率よくエミュレートする事に成功したか
無くしても大した性能差は出ないと踏んだのだろう
そしてもし完全になくなるのであれば
今までＦＰＵユニットが必須だったｘ８６系ＣＰＵでは
史上初となるプロセッサである
さて、問題は除外して開いた部分に何を詰めるか?
予想ではＡＬＵ＋ＳＩＭＤ演算用のレジスタしかない
ＡＭＤ製ＣＰＵは元々ＡＬＵよりＦＰＵの方が大きいから
ＡＬＵを２倍にする事が可能であり
今までのＡＬＵは３つで常時３命令／サイクルを実現している
それが倍になるという事は常時６命令／サイクルとなる
そしてＩｎｔｅｌのＮｅｈａｌｅｍ系ＣＰＵは
現在、最大６命令／サイクルを実現すると言われている
『常時』と『最大』
どちらが優れているのかは言わなくても分かるだろう
ただこれには問題がある
それは６命令入れる事になるのだからパイプラインを深くして
出来るだけ次の命令を取り込む様にしなければならない
予想では２０段前後となり
それはＰｅｎｔｉｕｍ４のＮｏｒｔｈｗｏｏｄコアと
同程度だと思われる
そして何故このアプローチを取るかというと
これ以上クロックを向上するとコア内部に空きが生じ
演算効率が低下する為であり
そうしないとハイパースレッティングを搭載する必要が出てくる
これらを統合して簡潔に言えば
ＩｎｔｅｌのＮｅｔｂｕｒｓｔ系ＣＰＵを基礎として
整数演算とＳＩＭＤ演算能力を強化した
初代Ｋ７に近い高クロック主義プロセッサとなる
・・・と思うのだがどうだろう？
| |
|
5月2日（金）21:12 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その５ |
|
|
最後の分割
最近の情報では４５ｎｍは全て
ＳｏｃｋｅｔＡＭ３用となるらしい
そうなるとますます省電力と拡張が重視であり
周波数の向上は有り得なくなる
８コアにはもう一つ欠陥がある
それはハイパートランスポートの周波数である
現行のＨＴ３．０は最大２．６ＧＨｚ
ＳｏｃｋｅｔＡＭ２ではコアの３／４で動いているが
ＡＭ３になるとコアと等速で動く事になる
それはＤＤＲ３の関係でありＤＤＲ３ １３３３ＭＨｚの
デュアルチャネルを確保する為である
しかしコアが２．６ＧＨｚでも帯域幅では勝てない
つまり今までは
ＣＰＵコア＞メモコン＞メモリ
が成り立っていたのに
ＣＰＵコア＞メモリ＞メモコン
になってしまう
Ｋ１０でメモコンを６４ｂｉｔ×２にし
Ｐｈｅｎｏｍでシングルチャネルとデュアルチャネルを
切り替えられる様にしたのも
ＣＰＵコア＞メモコン＞メモリ
の構図を守る為である
ハイパートランスポートの規格は二年に一度更新される
今年の年末にＨＴ３．１か４．０になるだろうが
その規格のＣＰＵが登場するのは半年ぐらい待つ必要がある
そしてそのハイパートランスポートの規格が
４５ｎｍプロセスＣＰＵの最大周波数を決める事になる
個人的な予想としては３．２ＧＨｚを最高周波数とした
ＨＴ３．１となると踏んでいる
これなら少なくともＤＤＲ４ ３２００ＭＨｚの
シングルチャネルには耐えられる
ただここから先はメモリもシリアル化するので読めない
最後に訴えたい事は
ＳｏｃｋｅｔＡＭ３のデュアルＣＰＵ対応
ｘ８６系以外のＣＰＵの代理販売（もしくは制作販売）
チップセット（ノース、サウスブリッジ）の統合
兎角Ｋ８では速い、安い、旨いで売ったのだから
Ｋ１０はそれを越える面白いシステムを作って欲しい
| |
|
4月28日（月）21:43 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その４ |
|
|
再三の分割
前回何故謎の半導体に『プライム』と名付けたかというと
Ｏｐｔｅｒｏｎの語源はＯｐｔｉｍｕｓである
（読み方はオプティマス。意味は「最適な」である）
つまり『オプティマス プライム』
オプティマス プライムと言えば日本人には馴染みは薄いが
某ロボットシリーズの総司令官の名前でもある
最近アプリケーションの対応はともかくとして
サーバー～デスクトップ用ではマルチコアが重視されつつある
こうなるとＣＰＵ内部で如何に情報を共有するかが問題となり
共用キャッシュは全てのコアと共用しない限り意味を成さない
Ｎｅｈａｌｅｍ系もそれを重視してＬ２を各コア別にした
ただその容量は２５６ＫＢであり現状でＡＭＤは
Ｌ２の基本容量が初めてインテルより上回る事になる
（Ｌ１は多分Ａｍ４８６の時から既に上回っている）
現在、僕が考えるロードマップ予想は
大まかな区切りで４５ｎｍ自体は省電力に重視し
２．６ＧＨｚを越える事はないと推測する
仮に越えるとすればそれはＰｈｅｎｏｍ ＦＸと
Ｂｌａｃｋ Ｅｄｉｔｉｏｎのみで
高クロック主義の人にはこれで済ませると思われる
細かく言うとＲｅｖ．Ｃは基本的にシュリンクのみで
Ｏｐｔｅｒｏｎは３次キャッシュ増量＋ＭＣＭによる８コア
ＰｈｅｎｏｍとＡｔｈｌｏｎの一部は３次キャッシュ無し
Ｒｅｖ．Ｄは少し変わり
ＰｈｅｎｏｍとＡｔｈｌｏｎの一部は２次キャッシュを倍増
メモリコントローラをＤＤＲ３対応にし
ＳｏｃｋｅｔＡＭ３へ移行する
問題はＯｐｔｅｒｏｎ
ＯｐｔｅｒｏｎはＲｅｖ．ＤのＰｈｅｎｏｍを
ＭＣＭ構成したのちＤＤＲ３＋３次キャッシュ１２ＭＢの
メモリコントローラを統合する
こうすれば２次キャッシュを倍増しても３次キャッシュを
倍増する必要が無くＲｅｖ．Ｃと１ＣＰＵ辺り同容量で済む
そしてＲｅｖ．Ｅであるが
ＡＭＤはこれを３２ｎｍで行う可能性がある
つまり今までプロセスを３段階に分けていたのを
２段階にするという事
それは多分省電力、拡張、高クロック化と分割していては
いつまで経ってもＩｎｔｅｌには追いつかないからだろう
だから６５ｎｍは高クロック化、設計刷新のみで終わらせ
４５ｎｍは省電力、拡張
３２ｎｍで高クロック化、設計刷新
２２ｎｍで省電力、拡張
１５ｎｍで・・・と続けていく予定なのだろう
| |
|
4月24日（木）22:03 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その３ |
|
|
更に長くなったので分割
そして最近ＡＭＤは専用のコアとして
３次キャッシュ無しのＰｈｅｎｏｍを作っているらしい
３次キャッシュが無ければトランジスタ数は約３．５億
コスト的にはかなり有効な手段である
が、しかし敢えて言おう。コストの問題じゃない
完全勝利の為の布石なのである
ＳｈａｎｇｈａｉはＭＣＭ構成である
そして３次キャッシュは６ＭＢ
問題は何故６ＭＢなのかである
３次キャッシュには２次キャッシュのコピーが入っている
これはメインメモリへのアクセスを減らす為なのは
誰もが知っている事
しかしＭＣＭ構成を取った場合に
もう一方のコアに何が入っているか分からないと
困るというデメリットがある
従って６ＭＢの内訳は
２ＭＢは自分のコアの２次キャッシュの予備データ
２ＭＢはもう一方のコアの２次キャッシュ予備データ
あとの２ＭＢはＤＤＲ３対応になった時の
レイテンシの隠蔽の為だと思われる
そう考えると最も効率の良い方法は全てのコアで
３次キャッシュを統合すれば良い
そこで登場するのが３次キャッシュ無しのＰｈｅｎｏｍ
３次キャッシュ無しとは言っても実際の所
３次キャッシュへのバスは存在している可能性は高く
スイッチでオフにしているだけだと推測できる
僕だったらこんな半導体を作る
１２ＭＢ程度のキャッシュがあり
ハイパートランスポートが８本（内部用、外部用４本ずつ）
ＤＤＲ３対応のメモリコントローラ２個で作られ
細長い長方形になっている一見変な半導体
名前は『プライム』とでも付けておこう
これをＣＰＵの中央に配置
そこに３次キャッシュ無しのＰｈｅｎｏｍを４個持ってきて
１２ＭＢのキャッシュ、ハイパートランスポート１本と接続する
これで普通に４個合体させると約２８億になっていた１６コア
謎の半導体が足されているが３次キャッシュが半減しているので
計算上では約２０億程度に！
しかも１６コアで共用しているので効率は飛躍的にアップ！
・・・恐ろしい
Ｎｅｈａｌｅｍ１２コア分で１６コアＣＰＵ・・・恐ろしい
| |
|
3月20日（木）01:31 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その２ |
|
|
長くなったので分割
次世代のＩｔａｎｉｕｍであるＴｕｋｗｉｌａは
６５ｎｍで作られる予定であり
コア数は４（ＨＴＴ搭載で８スレッド）
トランジスタ数２０．５億
目標は２ＧＨｚで１７０Ｗとなっている
ではＳｈａｎｇｈａｉの１６コアと言うと
計算通りに進めばトランジスタ数は約２８億
１．９ＧＨｚでＴＤＰ１３０Ｗ
つまり仮にＴｕｋｗｉｌａが４５ｎｍに移行して
トランジスタ数を倍増させても
構造上ＭＣＭ構成になるので周波数は向上しないし
周波数を向上させようとしても１．４倍にしかならず
スレッド数を増やした所で物理コアの性能には勝てない
そして何よりｘ８６命令が扱えない
要するにＩｔａｎｉｕｍを完全玉砕できるのである
それとは別に先日、ＩｎｔｅｌがＮｅｈａｌｅｍなどの
次世代ＣＰＵの詳細をより詳しく公表した
その中でＮｅｈａｌｅｍ系はキャッシュ量やコストを考えて
６コアがベストだと言っている
何故そうなのか？
答えは至って簡単
ハイパースレッティング(ＨＴ)を搭載しているからである
元々Ｐｅｎｔｉｕｍ４でＨＴが搭載された理由は
高クロック化によりコア内部に空きが生じる為
その空きを埋める為に搭載された
その事を念頭に置いた上で同じＴＤＰ枠で
８コア品と６コア品を作った場合
８コア品は６コア品より周波数を下げる必要がある
しかもＮｅｈａｌｅｍ系はＰｅｎｔｉｕｍ４とは違い
Ｃｏｒｅ２系と同じ高ＩＰＣのＣＰＵ
つまり同クロックのＰｅｎｔｉｕｍ４に比べて
コア内部の空きは少ないはずである
周波数が低い上に空きが少ないならＨＴの意味はなく
もしかしたら８コア＋ＨＴ無駄と６コア＋ＨＴ有効とでは
性能差で１．１～１．２倍程度しか無いのか
もしかしたら逆転している可能性もある
これならＮｅｈａｌｅｍにもＯｐｔｅｒｏｎは
勝てる可能性がある
| |
|
3月20日（木）00:57 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その１ |
|
|
ＡＭＤのＫ１０アーキテクチャ採用のＯｐｔｅｒｏｎ
Ｂａｒｃｅｌｏｎａである
もうすぐエラッタ修正版であるＢ３が登場するらしい
その話はさておき次期ステッピング（Ｃステップ）は
４５ｎｍプロセスのＳｈａｎｇｈａｉである
このＣＰＵで製造されるは８コアの製品は
ネイティブマルチコアではなく
４コア×２のＭＣＭ構成を取ると言われている
ではどうやってそれを実現するのか？
それは至って簡単な話で
片方のコアのメモリコントローラを無効にし
コア二つをＣＰＵ上で直接繋ぐのだろう
問題は
『同じＫ１０であるＢａｒｃｅｌｏｎａでは出来ないのか？』
という事である
簡単に言えばＯｐｔｅｒｏｎ２ウェイ版を
１個のＣＰＵ上で構成するだけなのだから
ハッキリ言って出来る筈である
むしろＫ８でも出来た筈である
では何故作らないのか？
答えはただ一つ。ダイサイズのコストである
理論上では現在発売されている
Ｏｐｔｅｒｏｎ２３４７ＨＥ（１．９ＧＨｚ）は５５Ｗ
ＭＣＭ構成の場合、ＴＤＰは単純に倍なので１１０Ｗ
これでも現行のＸｅｏｎのＴＤＰより下であり
絶対性能で考えれば
Ｘｅｏｎ ３．４ＧＨｚ×４と
Ｏｐｔｅｒｏｎ １．９ＧＨｚ×８なら
Ｏｐｔｅｒｏｎが圧勝する
しかしダイサイズは５６６平方ｍｍと桁違いの化け物になる
ＡＭＤは現在フルスピードで４５ｎｍに移行しようとしている
それはＭＣＭ構成の関係が一番強いと思われる
４５ｎｍに突入すればダイサイズは約半分になり実用に耐えうる
しかも１．９ＧＨｚならＴＤＰも低減している可能性もあり
もしかしたら１６コアなんて物も登場するかも知れない
（４個合体してもＴＤＰは単純に四倍だし）
もし仮に４５ｎｍで１６コアを作るとなれば
Ｉｎｔｅｌからすれば驚異である
何故ならＡＭＤは１６コア製品をＩｎｔｅｌ最大の収入源である
Ｉｔａｎｉｕｍにぶつけるからである
| |
|
3月18日（火）20:06 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 勝ち目はあるのか？ その２ |
|
|
前回より２ヶ月過ぎているが続き
ＡＭＤは現在、Ｌ３の修正版を
Ｂ３ステッピングとして出す予定
そのあとこの次に来るステッピングは
本来なら６５ｎｍのＣステッピングなのだが
ＡＭＤはＣステッピングを４５ｎｍプロセスで生産する
何故ＡＭＤは４５ｎｍプロセスに急ぐのか？
それはＩｎｔｅｌに対抗する為に
消費電力の低減とコストの削減である事は
色々な所で言われており自身もそう思っていた
しかし最近それだけではないと思い始めてきた
４５ｎｍプロセスはＡＭＤにとって
分岐点になるのでは無いかと思われる
先ず、今までＡＭＤのＣＰＵは単一のウェハから
全てのプロセッサを生み出していた
つまりＯｐｔｅｒｏｎとして無理だったら
Ａｔｈｌｏｎ系にしてＡｔｈｌｏｎ系としても無理だったら
Ｓｅｍｐｒｏｎにする
この方式でＣＰＵを作っていくとしても
製造に関しての根本的な問題は解決していない
根本的な問題とは立ち上がりからの歩留まりの向上
これがスムーズに進まない限り
Ｏｐｔｅｒｏｎすら発売できない事になる
それを技術的な方法以外で改善する為に
４５ｎｍプロセスでは分岐するのである
先ず６５ｎｍプロセスをそのままシュリンクしただけの
ＣＰＵを発売する
それだけなら以前と同じなのだが違うのは
Ｏｐｔｅｒｏｎにする場合は
４コア×２のＭＣＭ構成で売る代わりに
周波数は向上しないのである
サーバー用では周波数よりも
命令同時発行数の方を重視するので
コア数を増やした方が効率がよい
それに対しＰｈｅｎｏｍはＭＣＭ構成は取らず
４コアのまま周波数を向上する
これはデスクトップ用でマルチコアは不必要という判断の下
周波数の向上を優先するのである
つまりサーバー用とデスクトップ用の周波数をずらすのである
どのプロセスでも最初は高い周波数の物が取れないので
今までのＡＭＤはその時点で原価割れに近づいている
ローエンドを切り替えるのに使っていた
しかしそれが薄利多売になっている最大の原因である
この状況を改善する為、周波数の低いしか取れないなら
コア同士をＭＣＭ構成にして売り
高い周波数で取れるようになったら
単一のコアとして売るのである
これならばある一定の歩留まりラインを超えてから
発売するスタンスを取る必要が無く
歩留まりの低い状態からでも製品が投入できるようになる
こうすれば作り始めから製品として売りさばく事が出来るので
歩留まりをあまり気にする必要が無くなる
多分、その為のモジュラー設計であり
サーバー～デスクトップ用は一枚のウェアを
こういった形で分割するようになる
そしてこの中でエラーのあるコアをピックアップして
ＡｔｈｌｏｎやＳｅｍｐｒｏｎを取るのである
ＡＭＤの兄貴がこの間の演説で言った事に
４５ｎｍにはまだ発表していない隠し球があるという
個人的な予想では４５ｎｍの製品が本格的に発売される前に
１．８ＧＨｚ以上で４コア×２のＭＣＭ構成を取った
ＰｈｅｎｏｍＦＸの発売ではないかと思うのだが
もしかしたら４コア×４のＭＣＭ構成も有り得る
（Ｇ３ＭＸで最大１６枚のメモリに対応する予定なら
コアが１６コあっても不思議ではない
それに本来なら４リンクあるハイパートランスポートだが
ＳｏｃｋｅｔＦでは３リンクしか使っていないので
４コア×２×２の多重ＭＣＭ構成も有り得る）
もし１６コアを実現したとしてもダイサイズは
Ｎｅｈａｌｅｍ８コアの約１．５倍
シングルコアの性能では負けるが総合性能なら
ハイパースレッティングより物理コア搭載の方が
優れているのは当たり前なので勝てる
（仮にＮｅｈａｌｅｍ最高周波数と言われる３．２ＧＨｚ×８と
Ｓｈａｎｇｈａｉ最低周波数となる１．８ＧＨｚ×１６なら
ほぼ互角であり２．４ＧＨｚ以上になればコスト的にも上回る）
これが完成したらＩｎｔｅｌは
４５ｎｍだけでなく３２ｎｍも危うくなる
| |
|
2月9日（土）17:42 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 勝ち目はあるのか？ |
|
|
Ｐｈｅｎｏｍシリーズが発売されて二週間ほど過ぎている
ただ最高周波数は２．６ＧＨｚ止まりであり
Ｉｎｔｅｌ製に対し不利な状況からスタートすることになる
しかし打つ手はある
それはＤＤＲ２の価格が下がり続けている事
１ＧＢは既に底値に突入し２ＧＢも下がってきている
だが３２ｂｉｔＯＳを使っている人達は
２ＧＢ×２枚でのデュアルチャンネルは４ＧＢと認識されない
そして来年の初めにはＶｉｓｔａ ＳＰ１が発売される
殆どのユーザーはＳＰ１を待っていたので来年は買う人が増えると思われ
メーカー製の小型の物でもメモリのスロットは大抵２スロット
ＤＤＲ２はスロット辺り２ＧＢが最大で２枚積むと３２ｂｉｔＯＳからは認識されず
選択肢としては６４ｂｉｔＯＳも増えると思われ
自作、メーカー製共に６４ｂｉｔＯＳへの移行が本格的に始まる思われる
こうなってくるとＣｏｒｅ２系は周波数並みの性能しか出せず不利になり
廉価版であるＰｅｎｔｉｕｍ ＤＣやＣｅｌｅｒｏｎも戦えなくなる
となるとローエンドではＰｅｎｔｉｕｍ ＤＣやＣｅｌｅｒｏｍより高クロックな
Ａｔｈｌｏｎ Ｘ２やＳｅｍｐｒｏｎが売れる事になる
Ｐｈｅｎｏｍもラインナップさえ揃えば十分戦えるようになり
この流れはＮｅｈａｌｅｍがメインストリームに降りてくる再来年の夏頃まで続くだろう
そしてＤＤＲ２の低価格化によりＤＤＲ３へ移行しようとしている
Ｉｎｔｅｌ製プラットホームの妨げになる事である
元々ＦＳＢが１６００ＭＨｚを超えない以上
デュアルチャンネルならＤＤＲ２ ８００ＭＨｚで十分であり
割高且つ高レイテンシのＤＤＲ３へ移行する理由は殆ど無い
そして最大の欠点はＩｎｔｅｌ側にある
４５ｎｍプロセスに突入し新製品が登場してきているが
Ｎｅｈａｌｅｍがメモリコントローラを搭載している以上
現行の製品より消費電力が増す事は決定事項である為
同じ消費電力でもクロックは低く競ってせざる終えなくなる
従って現行ＣＰＵのクロックを上げすぎるとＮｅｈａｌｅｍは売れず
あまり上げないでいると性能差が縮まるので売れなくなる
この間をうまく潜って行ければＡＭＤの勝機は確実にある
| |
|
12月6日（木）23:28 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
フォトログ表示
