| ６５ｎｍプロセスでのＬ２レイテンシ増加について |
|
|
http://pc.watch.impress.co.jp/docs/article/20011101/kaigai01.htm
ここに答えがある気がするのだが・・・
要するに２次キャッシュのミスを待たずにメインメモリにアクセスする
そして今年３次キャッシュ搭載のＫ８Ｌが登場する
以上の点からして３次キャッシュもメインメモリと同様
２次キャッシュから読み込む途中でアクセスが行われることになる
とは言ってもメインメモリと同時にアクセスされる訳では無く
順次で行われるだろうから
最終的に２次キャッシュのデータ読み込みが終了するのに
以前より少し時間が掛かることになる
つまり現時点で遅くなっているのは３次キャッシュ搭載時に
２次キャッシュの読み込みが遅くなっていると都合が悪いから
これが正解だと思うのだが・・・どうだろう？
答えはＫ８Ｌで証明される
正解なら３次キャッシュの有無に係わらず
２次キャッシュのレイテンシは一定になる筈
| |
|
1月10日（水）23:18 | パソコン関連：ＡＭＤ | 管理
|
| この記事へのコメント投稿はできない設定になっています |
フォトログ表示
