| 色々と回ってみたが・・・ |
|
|
ＳｏｃｋｅｔＭ２の情報を探してＷｅｂを巡回したが中国語ばっかり・・・
こちとら英語だって読めないっちゅうねん！
それはさておき一つ疑問なのは
『未だにＦＳＢを理解していない人が多い』って事
ＦＳＢはフロント（Ｆ）サイド（Ｓ）バス（Ｂ）の略で
ＣＰＵが計算するデータを入手する為のバス
パソコンの基本的な動作としてユーザーが情報を入力すると
ＨＤＤに置かれたデータがメモリへ移動し
メモリからＣＰＵがデータを読み込み計算、処理し
そして各パーツへと命令が実行される
（大雑把で一部違う点があるかも知れないが大体こんな感じ）
つまりメモリとＣＰＵとを結ぶバスの事である
Ｋ８系アークテキチャの場合ＨＴ帯域幅１ＧＨｚと書かれているが
それはＣＰＵとサウスブリッジとを結ぶバスであってＦＳＢではない
だからＫ８系でＤＤＲ ４００ＭＨｚのデュアルチャンネルなら
ＨＴ帯域幅が１ＧＨｚだうが８００ＭＨｚだろうが
プロセスが１３０ｎｍだろうが９０ｎｍだろうが
ソケットが９４０だろうが９３９だろうが
ＦＳＢは８００ＭＨｚなのである（Ｓｏｃｋｅｔ７５４はメモリの速度＝ＦＳＢ）
そして今年登場する新型でＤＤＲ２ ６６７ＭＨｚのデュアルチャンネルなら
プロセスが９０ｎｍだろうが６５ｎｍだろうが
ソケットがＦだろうがＡＭ２だろうがＳ１だろうが
ＦＳＢは１．３３ＧＨｚなのである
（ただＨＴ帯域幅が１ＧＨｚなのは気になるが・・・）
長くなって分からないって人の為に簡潔に書くと
『ＨＴ規格の最大帯域幅＝最大ＦＳＢ』って事
９０ｎｍプロセスのＣＰＵがメモリの事で色々言われるのは
ＨＴバージョン２．０で最高１．４ＧＨｚ出せるのにもかかわらず
ＤＤＲ規格にしか対応していない為
ＦＳＢが４００ＭＨｚ×２＝８００ＭＨｚしか出せない為である
（ＦＸはＤＤＲ ５００ＭＨｚ×２＝１ＧＨｚ出せるらしいがそれでも足りない）
従ってＥステップとＦステップで何が変わるのか？と問われれば
『対応するメモリが変わってＦＳＢを上げる事が出来る様になる』事と
『その為には現行の物とは違うメモリ＆マザーボードが必要になる』
事の２つ
ＣＰＵの機能追加もあるがそれは殆どノースブリッジ部分の話であって
ＣＰＵコアやＨＴ帯域幅なんかは何も変わらない
だってコア自体はシンプルイズベストから何も変える必要はないのよ
肝心なのは『如何にして複数のコアを効率よく回すか』って事
ＡＭＤはこのレースを既にスタートし４コアの障害に取りかかっているが
Ｉｎｔｅｌは未だデュアルコアで４コアの障害には取りかかっていない
（取りかかっているかも知れないがＡＭＤより先に４コアは無理だろう
あるとすればＰｅｎｔｉｕｍＤみたいに無理矢理詰め込むかもしれない）
| |
|
1月29日（日）22:53 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
フォトログ表示
