| マルチコアの内部はどうなるのか？ |
|
|
Ｈａｍｍｅｒ－ｉｎｆｏ経由の話だが
８／２６日付の情報では
『４ｃｏｒｅＯｐｔｅｒｏｎに問題が発生しているかも』
という噂があるらしい
ま、それは別として４コアだとＣＰＵ内部ではどんな構造になっているか
興味が湧いたので考えてみた
ＡＭＤの場合ノースブリッジは内蔵しているので
コア０ コア１ コア２ コア３
｜ ｜ ｜ ｜
Ｌ ２ Ｌ ２ Ｌ ２ Ｌ ２
｜ ｜ ｜ ｜
［ ノースブリッジ ］
になるのでは無いかと思うがよく考え見ると
『１個で４ＣＰＵに対応したノースブリッジは
知っている限りでは存在しない』点が浮上した
ここで二つ目の案が浮上する
コア０ コア１ コア２ コア３
｜ ｜ ｜ ｜
Ｌ ２ Ｌ ２ Ｌ ２ Ｌ ２
｜ ｜ ｜ ｜
［Ｎブリッジ］－［Ｎブリッジ］
しかしこの方法だとノースブリッジ同士の接続にＨＴを１本使うので８ＣＰＵは無理
そこで考えついたのが第三の方法
コア０ コア１ コア２ コア３
｜ ｜ ｜ ｜
Ｌ ２ Ｌ ２ Ｌ ２ Ｌ ２
｜ ｜ ｜ ｜
［Ｎブリッジ］ ［Ｎブリッジ］
｜ ｜
［ Ｉ／Ｆ ］
※ Ｉ／ＦはＩｎｔｅｌのＰｅｎｔｉｕｍＤに搭載されている物と
似たものでＦＳＢを分割する為の物
但し各ノースブリッジへの転送速度は現在のデュアルコアと同じである必要がある
この場合だとＩ／Ｆにメモリコントローラーと外部用ＨＴを取り付ける事になる
従ってＩ／Ｆがノースブリッジと化しノースブリッジにノースブリッジを接続するという
もの凄く変な構成になるし
ダイサイズも肥大する（大して変わらないだろうけど）
とにかく来年には仕様が公開されると思うが
多分この３つの内のどれかではないかと思われる
| |
|
8月30日（火）01:35 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
フォトログ表示
