| 何故８コアを作らないのか？ その３ |
|
|
更に長くなったので分割
そして最近ＡＭＤは専用のコアとして
３次キャッシュ無しのＰｈｅｎｏｍを作っているらしい
３次キャッシュが無ければトランジスタ数は約３．５億
コスト的にはかなり有効な手段である
が、しかし敢えて言おう。コストの問題じゃない
完全勝利の為の布石なのである
ＳｈａｎｇｈａｉはＭＣＭ構成である
そして３次キャッシュは６ＭＢ
問題は何故６ＭＢなのかである
３次キャッシュには２次キャッシュのコピーが入っている
これはメインメモリへのアクセスを減らす為なのは
誰もが知っている事
しかしＭＣＭ構成を取った場合に
もう一方のコアに何が入っているか分からないと
困るというデメリットがある
従って６ＭＢの内訳は
２ＭＢは自分のコアの２次キャッシュの予備データ
２ＭＢはもう一方のコアの２次キャッシュ予備データ
あとの２ＭＢはＤＤＲ３対応になった時の
レイテンシの隠蔽の為だと思われる
そう考えると最も効率の良い方法は全てのコアで
３次キャッシュを統合すれば良い
そこで登場するのが３次キャッシュ無しのＰｈｅｎｏｍ
３次キャッシュ無しとは言っても実際の所
３次キャッシュへのバスは存在している可能性は高く
スイッチでオフにしているだけだと推測できる
僕だったらこんな半導体を作る
１２ＭＢ程度のキャッシュがあり
ハイパートランスポートが８本（内部用、外部用４本ずつ）
ＤＤＲ３対応のメモリコントローラ２個で作られ
細長い長方形になっている一見変な半導体
名前は『プライム』とでも付けておこう
これをＣＰＵの中央に配置
そこに３次キャッシュ無しのＰｈｅｎｏｍを４個持ってきて
１２ＭＢのキャッシュ、ハイパートランスポート１本と接続する
これで普通に４個合体させると約２８億になっていた１６コア
謎の半導体が足されているが３次キャッシュが半減しているので
計算上では約２０億程度に！
しかも１６コアで共用しているので効率は飛躍的にアップ！
・・・恐ろしい
Ｎｅｈａｌｅｍ１２コア分で１６コアＣＰＵ・・・恐ろしい
| |
|
3月20日（木）01:31 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
| 何故８コアを作らないのか？ その２ |
|
|
長くなったので分割
次世代のＩｔａｎｉｕｍであるＴｕｋｗｉｌａは
６５ｎｍで作られる予定であり
コア数は４（ＨＴＴ搭載で８スレッド）
トランジスタ数２０．５億
目標は２ＧＨｚで１７０Ｗとなっている
ではＳｈａｎｇｈａｉの１６コアと言うと
計算通りに進めばトランジスタ数は約２８億
１．９ＧＨｚでＴＤＰ１３０Ｗ
つまり仮にＴｕｋｗｉｌａが４５ｎｍに移行して
トランジスタ数を倍増させても
構造上ＭＣＭ構成になるので周波数は向上しないし
周波数を向上させようとしても１．４倍にしかならず
スレッド数を増やした所で物理コアの性能には勝てない
そして何よりｘ８６命令が扱えない
要するにＩｔａｎｉｕｍを完全玉砕できるのである
それとは別に先日、ＩｎｔｅｌがＮｅｈａｌｅｍなどの
次世代ＣＰＵの詳細をより詳しく公表した
その中でＮｅｈａｌｅｍ系はキャッシュ量やコストを考えて
６コアがベストだと言っている
何故そうなのか？
答えは至って簡単
ハイパースレッティング(ＨＴ)を搭載しているからである
元々Ｐｅｎｔｉｕｍ４でＨＴが搭載された理由は
高クロック化によりコア内部に空きが生じる為
その空きを埋める為に搭載された
その事を念頭に置いた上で同じＴＤＰ枠で
８コア品と６コア品を作った場合
８コア品は６コア品より周波数を下げる必要がある
しかもＮｅｈａｌｅｍ系はＰｅｎｔｉｕｍ４とは違い
Ｃｏｒｅ２系と同じ高ＩＰＣのＣＰＵ
つまり同クロックのＰｅｎｔｉｕｍ４に比べて
コア内部の空きは少ないはずである
周波数が低い上に空きが少ないならＨＴの意味はなく
もしかしたら８コア＋ＨＴ無駄と６コア＋ＨＴ有効とでは
性能差で１．１～１．２倍程度しか無いのか
もしかしたら逆転している可能性もある
これならＮｅｈａｌｅｍにもＯｐｔｅｒｏｎは
勝てる可能性がある
| |
|
3月20日（木）00:57 | トラックバック(0) | コメント(0) | パソコン関連：ＡＭＤ | 管理
|
フォトログ表示
