65nmプロセスでのL2レイテンシ増加について |
|
| http://pc.watch.impress.co.jp/docs/article/20011101/kaigai01.htm ここに答えがある気がするのだが・・・ 要するに2次キャッシュのミスを待たずにメインメモリにアクセスする そして今年3次キャッシュ搭載のK8Lが登場する 以上の点からして3次キャッシュもメインメモリと同様 2次キャッシュから読み込む途中でアクセスが行われることになる とは言ってもメインメモリと同時にアクセスされる訳では無く 順次で行われるだろうから 最終的に2次キャッシュのデータ読み込みが終了するのに 以前より少し時間が掛かることになる つまり現時点で遅くなっているのは3次キャッシュ搭載時に 2次キャッシュの読み込みが遅くなっていると都合が悪いから これが正解だと思うのだが・・・どうだろう? 答えはK8Lで証明される 正解なら3次キャッシュの有無に係わらず 2次キャッシュのレイテンシは一定になる筈
| |
|
1月10日(水)23:18 | パソコン関連:AMD | 管理
|